Also published as:

US6534804 (B2)

US2002066912 (A1)

SEMICONDUCTOR DEVICE

Patent number:

JP2002083932

Publication date:

2002-03-22

Inventor:

TSUCHIYA MASAHIKO

Applicant:

SEIKO EPSON CORP

Classification:

- international:

H01L27/04; H01L21/822; G09G3/20; G09G3/36

- european:

Application number:


JP20000270443 20000906

Priority number(s):

Abstract of JP2002083932

PROBLEM TO BE SOLVED: To provide a semiconductor device in which both a voltage dividing ratio by an input resistor connected to an amplifier and a voltage dividing ratio by a feedback input resistor connected to the amplifier are set as designed.

SOLUTION: The semiconductor device is provided with a first resistor 20 comprising a plurality of first connection points A1 to A4 alternatively connected to the input terminal of the amplifier 10; and a second resistor 30 comprising a plurality of second connection points B1 to B4 ends, one side of which are connected to the output terminal 16 of the amplifier 10, and which are connected alternatively to the feedback input terminal 14 of the amplifier 10. One of the points A1 to A4 and one of the points B1 to B4 are selected in such a way that the voltage of the output terminal of the amplifier becomes constant. The first and second resistors 20, 30 are formed in such a way that only the required number of first reference resistors 61 having a reference length L3 and only the required number of second reference resistors 62 having a reference length L4 are connected by wiring layers 74. The reference resistors 61, 62 which are used to form the first and second resistors are installed together inside an effective resistor region 60 so as to be arranged regularly. A dummy resistor region 80 is arranged around the region 60.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-83932 (P2002-83932A)

(43)公開日 平成14年3月22日(2002.3.22)

5F038 AR06 AR21 AR22 AR24 AZ08 CA07 CA18 DF17 EZ20

| (51) Int.Cl.7 | | 識別記号 | · FI | | 5 | f-7]-h*(参考) |
|---------------|--------|-------|---------|-------|---------|--------------------------|
| H01L | 27/04 | | G 0 9 G | 3/20 | 6 1 2 A | 5 C O O 6 |
| | 21/822 | | | 3/36 | | 5 C O 8 O |
| G09G | 3/20 | 6 1 2 | H01L | 27/04 | P | 5 F O 3 8 |
| | 3/36 | | | | | |

審査請求 未請求 請求項の数7 OL (全 10 頁)


| (21)出願番号 | 特願2000-270443(P2000-270443) | (71) 出願人 000002369 | | | |
|----------|-----------------------------|--------------------------------|--|--|--|
| | | セイコーエプソン株式会社 | | | |
| (22)出顧日 | 平成12年9月6日(2000.9.6) | 東京都新宿区西新宿2丁目4番1号 | | | |
| | | (72)発明者 土屋 雅彦 | | | |
| | | 長野県諏訪市大和3丁目3番5号 セイコ | | | |
| | | ーエプソン株式会社内 | | | |
| | | (74)代理人 100090479 | | | |
| • | | 弁理士 井上 一 (外2名) | | | |
| | | Fターム(参考) 50006 BF43 BF44 FA19 | | | |
| | | 50080 AA10 DD30 JJ02 JJ03 JJ04 | | | |
| | | JJ05 JJ06 | | | |

(54) 【発明の名称】 半導体装置

(57)【要約】

【課題】 アンプに接続される入力抵抗器での分圧比率 と、同アンプに接続される帰還入力抵抗器の分圧比率と を、共に設計通りに設定すること。

【解決手段】 半導体装置は、アンプ10の入力端子1 2に択一的に接続される複数の第1の接続ポイントA1 ~A4を有する第1の抵抗器20と、アンプ10の出力 端子16に一端が接続され、アンプ10の還入力端子1 4に択一的に接続される複数の第2の接続ポイントB1 ~B4を有する第2の抵抗器30とを有する。アンプの 出力端子の電圧が一定となるように、第1の接続ポイン トA1~A4の一つと、第2の接続ポイントB1~B4 の一つとが選択される。第1,第2の抵抗器20,30 の各々は、基準長さをL3を有する第1基準抵抗器61 と、基準長さL4を有する第2基準抵抗器62とを、必 要な数だけ配線層74により接続して形成される。第 1, 第2の抵抗器を形成するための第1, 第2基準抵抗 器61,62は、有効抵抗領域60内に一緒に設けら れ、規則正しく配列される。有効抵抗領域60の周囲に はダミー抵抗領域80が配置される。



【特許請求の範囲】

【請求項1】 入力端子、帰還入力端子及び出力端子を 有するアンプと、

1

前記アンプの前記入力端子に択一的に接続される複数の 第1の接続ポイントを有し、両端に電圧が印加される第 1の抵抗器と、

前記アンプの前記出力端子に一端が接続され、前記アン プの前記帰還入力端子に択一的に接続される複数の第2 の接続ポイントを有する第2の抵抗器と、

前記アンプの出力端子の電圧が一定となるように、前記 複数の第1の接続ポイントの一つを前記入力端子に、前 記複数の第2の接続ポイントの一つを前記帰還入力端子 に、それぞれ接続する接続切り換え回路と、

を有し、

前記第1,第2の抵抗器の各々は、少なくとも1種の基 準長さをそれぞれ有する複数の基準抵抗器を、配線によ り接続して形成されていることを特徴とする半導体装。 骨。

請求項1において、 【請求項2】

前記前記第1,第2の抵抗器は、半導体基板上の一領域 20 内にて互いに隣接して形成されていることを特徴とする 半導体装置。

請求項2において、 【請求項3】

前記複数の基準抵抗器は、前記半導体基板上の前記一領 域内に規則的に配列されていることを特徴とする半導体 装置。

【請求項4】 請求項2または3において、

前記第1,第2の抵抗器が配置される前記一領域の周囲 に、複数のダミーパターンが配置されていることを特徴 とする半導体装置。

請求項4において、 【請求項5】

前記複数のダミーパターンは、配線により接続されない 前記複数の基準抵抗器にて形成されていることを特徴と する半導体装置。

請求項1乃至5のいずれかにおいて、 【請求項6】 前記複数の第1の接続ポイントに接続された複数の第1 の配線と、

前記複数の第2の接続ポイントに接続された複数の第2 の配線と、

前記複数の第1の配線の一つを前記アンプの前記入力端 子に択一的に接続する第1のスイッチ群と、

前記複数の第2の配線の一つを前記アンプの前記帰選入 力端子に択一的に接続する第2のスイッチ群と、

をさらに有することを特徴とする半導体装置。

【請求項7】 請求項1乃至6のいずれかにおいて、 前記第1の抵抗器の一端に接続され、第1の温度勾配特 性を有する電圧を出力する第1の電源回路と、

前記第1の抵抗器の他端に接続され、前記第1の温度勾 配特性とは異なる第2の温度勾配特性を有する電圧を出 力する第2の電源回路と、

をさらに有することを特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、入力抵抗値と帰還 抵抗値とをそれぞれ可変としたアンプを内蔵した半導体 装置に関する。

[0002]

【背景技術及び発明が解決しようとする課題】半導体装 置に内蔵されたアンプの入力端子と帰還入力端子とに、 それぞれ可変抵抗器を接続するものがある。可変抵抗器 は、所定の長さを持つ抵抗層途中に複数の接続ポイント を有し、いずれか一つの接続ポイントが選択されること で、抵抗値が可変される。

【0003】この種のアンプでは、入力抵抗値と帰還入 力抵抗値とを切り換えた時に、アンプの出力電圧が許容 値を外れて変動してしまい、回路機能に支障をきたすと いう問題があった。

【0004】この要因は、アンプの入力端子と帰還入力 端子とに接続される可変抵抗器の抵抗値のばらつきであ

【0005】通常この種の可変抵抗器は、トランジスタ 形成に邪魔とならない領域に抵抗層を引き回して形成し ている。また、アンプの入力端子に接続される抵抗器 と、帰還入力端子に接続される抵抗器とは、離れた場所 にそれぞれ形成されていた。

【0006】そこで、本発明の目的は、アンプの入力端 子に接続される第1の抵抗器の一端から各接続ポイント までの各長さとその抵抗器の全長との比である分圧比率 と、アンプの帰還入力端子に接続される第2の抵抗器の 30 一端から各接続ポイントまでの各長さとその抵抗器の全 長との比である分圧比率とを、それぞれ設計通りに設定 することのできる半導体装置を提供することにある。

[0007] 【課題を解決するための手段】本発明に係る半導体装置 は、入力端子、帰還入力端子及び出力端子を有するアン プと、前記アンプの前記入力端子に択一的に接続される 複数の第1の接続ポイントを有し、両端に電圧が印加さ れる第1の抵抗器と、前記アンプの前記出力端子に一端 が接続され、前記アンプの前記帰還入力端子に択一的に 接続される複数の第2の接続ポイントを有する第2の抵 抗器と、前記アンプの出力端子の電圧が一定となるよう に、前記複数の第1の接続ポイントの一つを前記入力端 子に、前記複数の第2の接続ポイントの一つを前記帰還 入力端子に、それぞれ接続する接続切り換え回路と、を 有し、前記第1, 第2の抵抗器の各々は、少なくとも1 種の基準長さをそれぞれ有する複数の基準抵抗器を、配 線により接続して形成されていることを特徴とする。

【0008】本発明によれば、第1、第2の抵抗器の各 々は、少なくとも1種の基準長さをそれぞれ有する複数 50 の基準抵抗器を配線により接続して形成されるので、各

抵抗器の一端からいずれか一つの接続ポイントまでの抵抗長さは、すくなと1種の基準抵抗器の長さの整数倍となる。従って、第1の抵抗器の一端から各接続ポイントまでの各長さとその抵抗器の全長との比である分圧比率と、第2の抵抗器の一端から各接続ポイントまでの各長さとその抵抗器の全長との比である分圧比率とを、それぞれ設計通りに設定することができる。このため、接続切り換え回路は、アンプの出力端子の電圧が一定となるように、複数の第1の接続ポイントの一つを入力端子に、複数の第2の接続ポイントの一つを帰還入力端子に、それぞれ接続することができる。

【0009】本発明では、記前記第1,第2の抵抗器は、半導体基板上の一領域内にて互いに隣接して形成されていることが好ましい。

【0010】こうすると、第1,第2の抵抗器を作成するために必要なエッチングプロセスにて、エッチング個所に依存する不均一処理が一領域内では生じにくくなり、少なくとも一種の基準抵抗器の形状がばらつかないように加工することができる。

【0011】本発明では、前記複数の基準抵抗器は、前 記半導体基板上の前記一領域内に規則的に配列されてい ることを特徴とする。

【0012】こうすると、第1,第2の抵抗器を作成するために必要なエッチングプロセスにて、エッチングパターンの粗密に起因して生ずる不均一処理が一領域内にて生じにくくなり、少なくとも一種の基準抵抗器の形状のばらつきをより低減することができる。

【0013】本発明では、前記第1,第2の抵抗器が配置される前記一領域の周囲に、複数のダミーパターンが配置されていることが好ましい。

【0014】こうすると、第1,第2の抵抗器を作成するために必要なエッチングプロセスにて、中央の有効抵抗領域とその周辺のダミー抵抗領域との間で不均一処理が生じたとしても、中央の有効抵抗領域内では均一処理が確保される

【0015】この複数のダミーパターンは、前記複数の基準抵抗器にて形成することができ、これらのダミーパターンは配線により接続されない。

【0016】本発明の半導体装置は、前記複数の第1の接続ポイントに接続された複数の第1の配線と、前記複数の第2の接続ポイントに接続された複数の第2の配線と、前記複数の第1の配線の一つを前記アンプの前記入力端子に択一的に接続する第1のスイッチ群と、前記複数の第2の配線の一つを前記アンプの前記帰還入力端子に択一的に接続する第2のスイッチ群と、をさらに有することができる。

【0017】こうすると、第1,第2のスイッチ群の中からのスイッチ選択によって、アンプの出力端子の電圧が一定となるように第1,第2の抵抗器の抵抗値を選択することができる。

4

【0018】本発明の半導体装置は、前記第1の抵抗器の一端に接続され、第1の温度勾配特性を有する電圧を出力する第1の電源回路と、前記第1の抵抗器の他端に接続され、前記第1の温度勾配特性とは異なる第2の温度勾配特性を有する電圧を出力する第2の電源回路と、をさらに有することを特徴とする。

【0019】こうすると、アンプの出力端子より、第1の温度勾配特性と第2の温度勾配特性との間で変化する温度勾配特性を持つ電圧を得ることができる。

[0020]

【発明の実施の形態】以下、本発明の実施の形態について図面を参照して説明する。

【0021】(半導体回路の説明)図1は、本発明の実施形態に係る半導体装置の一部の回路図である。図1には、アンプ10と、第1,第2の抵抗器20,30が示されている。

【0022】アンプ10は入力端子(プラス入力端子) 12、帰還入力端子(マイナス入力端子)14及び出力 端子16を有する。

70 【0023】第1の抵抗器20の両端には電圧Vが印加されている。また、この第1の抵抗器20は、アンプ10の入力端子12に択一的に接続される複数例えば4つの第1の接続ポイントA1~A4を有する。

【0024】第2の抵抗器30の一端はアンプ10の出力端子16に接続され、その他端はグランド電位VSSに接地されている。また、第2の抵抗器30は、アンプ10の帰還入力端子14に択一的に接続される複数の第2の接続ポイントB1~B4を有する。

【0025】図2は、第1の接続ポイントA1~A4の 30 一つを入力端子12に、第2の接続ポイントB1~B4 の一つを帰還入力端子14にそれぞれ接続する接続切り 換え回路40を示している。

【0026】この接続切り換え回路40は、図1及び図2に示すように、第1の接続ポイントA1~A4の一つを入力端子12に接続する第1の接続切り換え回路42と、第2の接続ポイントB1~B4の一つを帰還入力端子14に接続する第2の接続切り換え回路44とを有する。

【0027】第1の接続切り換え回路42は、接続ポイ 0 ントA1, A2の一方を選択するスイッチ42Aと、接 続ポイントA3, A4の一方を選択するスイッチ42B と、スイッチ42A, 42Bの一方を選択するスイッチ 42Cとを有する。

【0028】同様に、第2の接続切り換え回路44は、接続ポイントB1, B2の一方を選択するスイッチ44Aと、接続ポイントB3, B4の一方を選択するスイッチ44Bと、スイッチ44A, 44Bの一方を選択するスイッチ44Cとを有する。

[0029] この接続切り換え回路40での接続を切り 50 換え制御する接続制御部50が設けられている。この接

続制御部50は、アンプ10の出力端子の電圧が一定と なるように、接続切り換え回路40での接続を切り換え 制御し、例えばレジスタにて構成される。

5

【0030】ここで、図1に示すように、第1の抵抗器 20の接続ポイントA1, A2は、第1の抵抗器20の 例えば両端に位置するものとする。また、接続ポイント A3は全長L1の第1の抵抗器20を2分する中点に位 置し、接続ポイントA4は接続ポイントA1から長さ (3・L1/4) の位置にあるものとする。

【0031】また、第1の抵抗器20の各接続ポイント A1, A2の電圧を例えば、2.0V、1.0Vとす る。その中間の各接続ポイントA3、A4での電圧は、 その接続ポイントまでの抵抗値に基づいて分圧されて、 それぞれ1.5 V, 1.25 Vとなる。すなわち、1. $5 V = 2. 0 V - (2. 0 V - 1. 0 V) \times 1/2$ $\tau \delta$ $9, 1. 25 = 2. 0V - (2. 0V - 1. 0V) \times 3$ /4であり、1/2,3/4がそれぞれ、第1の抵抗器 20の一端から接続ポイントまでの長さと該第1の抵抗 器20の全長との比である分圧比率となる。. ここで、 アンプ10の出力端子16の電圧を3.0Vに保ち、か つ、接続切り換え回路40にて選択される接続ポイント の組み合わせを、(A 1, B 1)、(A 2, B 2)、

(A3, B3) または (A4, B4) とする。この場 合、第2の抵抗器30の接続ポイントB1, B2は、全 長し2の第2の抵抗器30を3等分する各位置に設定さ れる。接続ポイントB3は接続ポイントB1, B2の中 点となり、接続ポイントB4は接続ポイントB2、B3 の中点となる。

【0032】アンプ10の出力端子16の電圧を3Vで 一定に維持するのに重要なことは、例えば第1の抵抗器 20にて接続ポイントA1が選択された場合には、全長 L2の第2の抵抗器30では出力端子16側の端部より L2/3の位置にある接続ポイントB1が選択されるこ とである。このとき、帰還入力端子14の電圧は、3- $3 \times (1/3) = 2.0 V$ となり、接続ポイントA1を 介して入力端子12に入力される電圧2.0Vと一致す るからである。もし、接続ポイントB1の位置がずれて いると、アンプ10の出力が3Vとはならない。

【0033】他の接続ポイントを選択するときも同様で ある。例えば接続ポイントA3、B3が選択される時に は、接続ポイントA3が全長L1を有する第1の抵抗器 20の中点に位置し、かつ、接続ポイントB3が全長L 2を有する第2の抵抗器30の中点に位置することが重 要である。

【0034】よって、全長し1、し2の長さよりも、第 1の抵抗器20の一端から各接続ポイントA1~A4ま での長さの全長L1に対する分圧比率と、第2の抵抗器 30の一端から各接続ポイントB1~B4までの長さの 全長L2に対する分圧比率が重要となる。

1, 第2の抵抗器20, 30が形成されている半導体装 置の一領域の平面図である。図4は図3のI-I断面図 である。図5は、図3に示す複数の基準抵抗器を配線に より接続して構成される第1,第2の抵抗器20,30 の等価回路図である。

【0036】図3には、複数の第1基準抵抗器61と、 第1の基準抵抗器60の2倍の長さをそれぞれ持つ複数 の第2基準抵抗器62とが規則的に配列されている状態 が図示され、さらに、それらを接続する上層の配線層7 4がハッチングにより図示されている。第1,第2基準 抵抗器62,62は例えばポリシリコン層にて形成さ れ、配線層74は金属例えばアルミニウムにて形成され る。なお、抵抗器は必ずしもポリシリコン層にて形成す るものに限らず、他の材質例えば不純物拡散層などにて 形成することもできる。

【0037】第1, 第2の抵抗器20, 30が形成され る有効抵抗領域60では、第1,第2の基準抵抗器6 1, 62の両端は、図4に示すように、層間絶縁膜70 を介して形成された上述の配線層74とピア72を介し てコンタクトされている。

【0038】ここで、図3に示す第1基準抵抗器61の 有効長さL3は、図5に示す接続ポイント間の最短の有 **効抵抗長さ、つまり接続ポイントB2,B4間及び接続** ポイントB3,B4間の各有効抵抗長さに一致してい

【0039】また、図3に示す第2基準抵抗器62の有 効長さL4は、図5に示す接続ポイント間のうちの接続 ポイントB1,B3間の有効抵抗長さに一致している。

【0040】図3では、2つの第1基準抵抗器61と一 つの第2基準抵抗器62とを1組とする抵抗器が横一列 **に配置され、1組の抵抗器が縦方向にて繰り返し配置さ** れている。

【0041】第1,第2の抵抗器20,30のうちの接 続ポイントB2, B4間、B3, B4間及びB1, B3 間以外の領域は、複数の第1基準抵抗器61及び/また は第2基準抵抗器62を直列接続して形成されている。

【0042】例えば、図1において第2の抵抗器30の 接続ポイントA1よりもアンプ10の出力端子12側に 位置する抵抗器は、有効抵抗領域60内の一列に位置す る2つの第1基準抵抗器61と一つの第2基準抵抗器6 2を直列接続することで構成される。第2の抵抗器30 の接続ポイントA2よりも接地端側に位置する抵抗器も また同様にして形成される。

40

【0043】従って、第2の抵抗器30を構成する複数 の第1,第2の基準抵抗器61,62が設計値通りに構 成されていれば、第2の抵抗器30の一端から各接続ポ イントB1~B4まで長さの全長L2に対する分圧比率 が設計通りとなる。

【0044】次に、第1の抵抗器20について考察す 【0035】(第1,第2の抵抗器の構造)図3は、第50 る。第1の抵抗器20の接続ポイントA1,A3間の抵

給する。

抗器は、図3又は図4に示すように、5つの第2基準抵 抗器62を直列接続することで構成される。また、第1 の抵抗器20の接続ポイントA3, A4間及びA4, A 2間の各抵抗器は、図3又は図4に示すように、5つの 第1基準抵抗器61を直列接続することで構成される。

【0045】従って、第1の抵抗器20を構成する複数 の第1, 第2の基準抵抗器61, 62が設計値通りに構 成されていれば、第1の抵抗器20の一端から各接続ポ イントA1~A4まで長さの全長L2に対する分圧比率 も設計通りとなる。

【0046】ここで、有効抵抗領域60内には、第1の 抵抗器20及び第2の抵抗器30を形成するための複数 の第1,第2基準抵抗器61,62が、隣接して配列さ れている。しかもこの有効抵抗領域60には、複数の第 1, 第2基準抵抗器61, 62が規則正しく配列され、 例えば領域60内の左側の第1列には第2基準抵抗器6 2が、それに隣接する第2,第3列には第1基準抵抗器 6 1 が配列されている。また、各抵抗器間の間隔も縦、 横方向でそれぞれ等しく設定されている。

【0047】この有効抵抗領域60の周囲にはダミ一抵 20 抗領域80が設けられている。このダミー抵抗領域80 にも、複数の第1, 第2基準抵抗器61, 62が配置さ れるが、これらには配線が施されない。

【0048】以上のことから、有効抵抗領域60内の複 数の第1,第2基準抵抗器61,62を設計通りに形成 することが可能となる。この理由について以下に説明す

【0049】第1,第2基準抵抗器61,62を微細加 エプロセスにより形成する際に、考慮すべき点の一つと してエッチングプロセスの均一性を挙げることができ る。

【0050】エッチングプロセスの均一性が悪化する要 因として、離れた2ヶ所でのエッチングの均一性が悪化 したり、エッチング領域の中心と周縁とでエッチングの 均一性が悪化するという位置依存性を挙げることができ る。

【0051】また、エッチングパターンの粗密に起因し て、エッチングに用いられる気体または液体が、エッチ ング個所に均一に接触しないことが挙げられる。

【0052】これらの問題は、特にウェットエッチング 時に顕著となる。これらの均一性阻害原因は、エッチン グプロセスの条件が、エッチング個所またはエッチング パターン形状に依存して異なるというものである。

【0053】本実施の形態では、まず、第1,第2の抵 抗器20、30を構成するための第1、第2基準抵抗器 61,62を、有効抵抗領域60内に隣接して配置して いる。このため、エッチング個所の位置に依存したばら つきが低減する。

【0054】次に、有効抵抗領域60には、複数の第 1, 第2基準抵抗器61, 62が規則正しく配列され、 領域60内にエッチングパターンの密度がほぼ均一に配 列されている。このため、エッチングパターンの粗密の 配置に起因したエッチングの不均一を防止することがで

【0055】さらに、有効抵抗領域60の周囲にはダミ 一抵抗領域80が形成されている。このため、エッチン グ領域の中心と周縁とでエッチングの均一性が悪化した としても、中央領域の有効抵抗領域60での面内均一性 を確保できる。

【0056】(半導体装置の適用例)図6は、図1に示 10 すアンプ10及び第1,第2の抵抗器20,30を含ん で構成される温度補償回路を内蔵した表示用ドライバI C例えば液晶ドライバICの回路図である。

【0057】図6において、液晶ドライバICに内蔵さ れる主な機能ブロックとして、下記の各機能ブロックが 設けられている。電源回路100は、液晶駆動に必要な 基準電圧を生成する。電圧生成回路110は、電源回路 100からの出力に基づいて液晶駆動に必要な電圧V LCD, V1~V4を生成する。液晶駆動回路150は、 画素信号に基づいて電圧値 V_{LCD} , $V_1 \sim V_4$ またはグ ランド電圧VGNDの中から電圧を選択して信号電極に供

【0058】図7は、液晶駆動回路170より信号電極 に供給される信号電位を示している。 図7 は液晶に印加 される電圧がフレーム毎に極性反転される場合の波形を 示している。図7に示す「1H」は一水平走査期間であ る。第1フレームでは1Hに対して電圧がVLCDとなる パルス幅Wの割合(デューティ比)によって階調値が決 定される。同様に、第2フレームでは1日の期間に対し て電圧がVGNDとなるパルス幅Wの割合(デューティ 比)によって階調値が決定される。

【0059】本実施の形態では、液晶パネルの特性に応 じて、図7に示す電圧 V_{LCD} 、 $V1\sim V4$ の各電圧値の 補正が可能となっている。

【0060】図6に示す電源回路100は、第1の温度 - 電圧特性を有する第1の電源回路100Aと、第2の 温度-電圧特性を有する第1の電源回路100Bと、第 1, 第2の電源回路100A, 100Bからの出力電圧 に基づいて、所望の温度勾配を有する電圧特性に従った 電圧を出力する温度勾配選択回路106とを有する。

【0061】第1の電源回路100Aは、図8に示す第 1の温度勾配(例えば−0.2%/℃)の温度−電圧特 性に従って変化する電圧Aを出力する。一方、第2の電 源回路100Bは、図8に示す第2の温度勾配(例えば -0.5%/℃)の温度-電圧特性に従って変化する電 圧Bを出力する。そして、温度勾配選択回路110は、 図8に示す第1,第2の温度勾配の電圧A, B間の所望 の温度勾配の電圧Cを選択して出力する。

【0062】第1の電源回路100Aは、第1の温度勾 50 配特性を有する定電圧源102Aからの電圧をアンプ1

20

04Aにて所定のゲインにて増幅して出力する。アンプ104Aの出力線とグランドとの間には抵抗器R1が接続されている。この抵抗器R1の途中位置をアンプ104Aのマイナス端子に接続することで、アンプ104Aの帰還経路に帰還抵抗器R1Aが形成される。

【0063】第2の電源回路100Bは、第2の温度勾配特性を有する定電圧源102Bからの電圧をアンプ104Bにて所定のゲインにて増幅して出力する。アンプ104Bの出力線とグランドとの間には抵抗器R2が接続されている。この抵抗器R2の途中位置をアンプ104Bのマイナス端子に接続することで、アンプ104Bの帰還経路に帰還抵抗器R2Aが形成される。

【0064】なお、上述した第1,第2の温度勾配は、第1の定電圧源102A,第2の定電圧源102Bを構成するMOSトランジスタのプロセス特性に依存して決定される。

【0065】温度勾配選択回路106は、図1及び図2に示す構成を含んで構成される。この温度勾配選択回路106は、第1,第2のアンプ104A,104Bの出力線同士を接続する接続線途中に挿入接続された第1の抵抗器20と、その抵抗器20途中の任意の位置に接続される第1の接続切り換え回路42と、第1の接続切り換え回路42での接続を制御する接続制御部50とを有する。この接続制御部50は、例えば、第1の接続切り換え回路42での接続位置情報を記憶する温度勾配選択レジスタを含んで構成することができる。

【0066】温度勾配選択レジスタはプログラマブルレジスタで、自由に温度勾配を選択することができる。ただし、使用される液晶パネルが特定されれば、製品出荷時にその液晶パネルに固有の温度勾配が選択され、それ以降は変更されることはない。本実施の形態では、温度勾配選択レジスタの設定により、電源回路100からの出力電圧は、例えば図8の電圧特性Cを選択できる。

【0067】温度勾配選択回路106にはアンプ10が設けられている。このアンプ10の入力端子12は第1の接続切り換え回路42に接続され、その出力端子16とグランドとの間には第2の抵抗器30が接続されている。この第2の抵抗器30の途中位置をアンプ10の帰還入力端子14に接続することで、アンプ10の帰還経路に帰還抵抗器が接続される。

【0068】また、アンプ10の帰還入力端子14が第2の抵抗器30に接続される位置は第2の接続切り換え回路44により切り換え可能であり、この接続位置は接続制御部50により上述の通り制御される。

【0069】従って、アンプ10の出力端子16からは、図4に示す温度勾配を有する電圧特性Cに従った電圧が出力される。

【0070】なお、第1,第2の抵抗器20,30の接続ポイントを変更することで、アンプ10の出力端子16から得られる電圧の温度勾配特性Cは、図8の特性A

から特性Bの範囲で変更することができる。この変更は、図8に示すように、温度 t 0 の時にアンプ1 0 の出力端子16 からの電圧が一定電位を維持するようにして実施される。

10

【0071】電子ボリュームスイッチSW1は、第2の抵抗器30途中の任意位置に接続されるスイッチである。ここで、電子ボリュームスイッチSW1の接続位置を変更することで、図8に示す電圧特性Cをさらに補正することができる。

10 【0072】この電子ボリュームスイッチSW1の後段に設けられた電圧生成回路110は、電子ボリュームスイッチSW1を介して電圧が入力されるアンプ112 と、その出力線とグランドとの間に接続された抵抗器R3とを有する。そして、アンプ112の出力が電圧VLCDとされ、その電圧が抵抗器R3を用いて抵抗分割されることで各電圧V1~V4が生成される。

【0073】本実施の形態では、環境温度に応じて、電子ボリュームスイッチSW1を制御することで、図8に示す電圧特性Cを環境温度に応じてさらに補正している。

【0074】このために本実施の形態では、図8に示す 2 種の温度勾配特性A,Bを利用して環境温度を検出す る温度検出部120を備えている。この温度検出部12 0は、図6に示すように、発振回路121の発振出力を 分周する分周回路122と、分周回路122からのクロ ックをカウントし、所定カウント値毎にリセットされる カウンタ124と、第1の電源回路100A内の第1の アンプ104Aに接続された帰還抵抗器R1Aに接続さ れる温度検出用スイッチSW2と、第2の電源回路10 0 B内の第2のアンプ104Bに接続された帰還抵抗器 R2Aに接続される温度検出用スイッチSW3と、温度 検出用スイッチSW2、SW3を介して入力される電圧 を比較する比較器126と、比較器126の出力が変化 したときのカウンタ124の出力に基づいて、実温度に 対応するデータを出力する温度設定用レジスタ128と を有する。

【0075】こうして、温度検出部120は、電源回路100自体の温度勾配特性を利用して実温度を検出することが可能となる。このように、電源回路100に2種の温度勾配を有する定電圧源100A、100Bを設け、その2種の温度勾配を利用して検出された実温度に基づいて液晶印加電圧を補正しているので、より正確な補正が可能となる。

【0076】次に、検出された実温度に基づいて、電子ボリュームスイッチSW1を制御する電子ボリュームスイッチ制御部140は、液晶パネルメーカの希望により補正値が設定される例えばROM、PROMなどにて形成される補正テーブル142と、同様に液晶パネルメーカの希望により設定された電子ボリュームスイッチSW1の制御基準値が格納されたレジスタ144と、それら

11

両者のディジタル値を加算して出力する加算器146と を有する。

【0077】図9は、電子ボリュームスイッチ制御部1 40により制御された電子ポリュームスイッチSW1か らの出力に基づいて得られる液晶印加電圧V_{LCD}の温度 依存特性を示している。図9では、液晶印加電圧VLCD が低温領域Ta、中間温度領域Tb,髙温領域Tcにて 異なる温度勾配を有する温度依存特性を示している。低 温領域Ta及び髙温領域Tcは、補正テーブル142か らの出力によって制御される電子ポリュームスイッチS W1によって設定される。低温領域Taは、低温になる ほど、電子ポリュームスイッチSW1にて選択される抵 抗値が小さく設定される(接点をアンプ10の出力側に 近づける)。これに対して、高温領域Tcでは、高温に なるほど抵抗値が大きく設定される(接点をグランドG ND側に近づける)。

【0078】これにより、2種の温度勾配特性A, Bを 持つ電源回路100の出力電圧から、液晶パネルに固有 の温度依存性を有する液晶印加電圧 V_{LCD}, V1~V4 を生成することができる。

【0079】なお、図9に示す温度依存特性は、3分割 領域にて異なる傾きを持つ直線補間としたが、分割数、 補間形式は他に種々の変形実施が可能であり、例えば曲 線補間を用いても良い。

【0080】なお、本発明は、上記の実施の形態に限定 されるものではなく、本発明の要旨の範囲内で種々の変 形実施が可能である。例えば、上記実施形態では、第1 または第2基準抵抗器を直列接続して第1, 第2の抵抗 器20,30を形成したが、一部に並列接続を用いても 良い。等しい抵抗値Rを持つ例えば2つの基準抵抗器を 並列接続すると、その等価抵抗値はR/2となるので、 これを利用して接続ポイント間の抵抗値を設計しても良 61

【0081】図10は、一種類の基準抵抗器61のみを 複数用いて、図1に示す第1, 第2の抵抗器20, 30 を形成する例を示している。こうすると、基準抵抗器 6 1が縦、横に等間隔で規則正しく配列されるので、エッ チング加工時の処理の均一性がより高く確保できる。

【図面の簡単な説明】

【図1】本発明の実施の形態に係る半導体装置の一部を 40 B1~B4 複数の第2の接続ポイント

示す回路図である。

【図2】図1に示す接続切り換え回路の回路図である。

【図3】図1に示す第1,第2の抵抗器を構成する第

1, 第2基準抵抗器が配列された有効抵抗領域とその周 囲のダミー抵抗領域を示す平面図である。

【図4】図3の1-1断面図である。

【図5】図3に示す有効抵抗領域内の等価回路図であ る。

【図6】図1の回路を用いて構成される液晶ドライバI 10 Cのブロック図である。

【図7】図6に示す液晶駆動回路より信号電極に供給さ れる信号電位を示す波形図である。

【図8】図6に示す電源回路の出力電圧の温度勾配を示 す特性図である。

【図9】図6に示す電子ポリュームスイッチの調整によ って得られる液晶印加電圧VLCDの温度依存特性を示す 特性図である。

【図10】図1に示す第1,第2の抵抗器を構成する1 種類の基準抵抗器が配列された有効抵抗領域を示す平面 20 図である。

【符号の説明】

10 アンプ

12 入力端子

14 帰還入力端子

16 出力端子

20 第1の抵抗器

30 第2の抵抗器

40 接続切り換え回路

42 第1の接続切り換え回路

44 第2の接続切り換え回路

50 接続制御部

60 有効抵抗領域

61 第1基準抵抗器

62 第2基準抵抗器

70 層間絶縁膜


72 LT


74 配線層

80 ダミー抵抗領域

A1~A4 複数の第1の接続ポイント

【図4】





VLCO -

VGND -

